## Translation

# JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. 1 H DI L 21/56

Seq. No. for Official Use: 1-6835-57

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

DIFERIOR . : Trunco KAMATA, NEC Temagrata, Ltd.

4-12-12 Kiremachi, Yamagara-Shi

APPLICANT : NEC Yamagata, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGENT : Hitoshi UCHIFAPA, Patent Agent

NEWSER OF INVENTIONS: 1

RECUEST FOR EXAMINATION : None

### 1. Title of invention

MANUFACTURE OF SEMICONDUCTOR DEVICE

### <u> 2. کنت </u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

### 3. Specification

[Pield of commercial utility]

This invention relates to a method of manufacture of semiconductor device, and particularly this invention intends to provide thip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

### [Prior art]

Conventionally, this type of semiconductor chip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming chips, or setting the semiconductor chips on a ceramic part, connecting the wires, and encapsulating with resin.

### [Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

### [Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a resin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as neasurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

### [Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and inmobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

# [Effect of invention]

As explained above, according to this invention, ministure leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


# 4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Pig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



•

### ① 日本国特许厅(JP)

**印特许出现公**院

# @公開特許公報(A)

昭62-9639

Olnt Cl.

规则記号

厅内整理番号

❷公開 昭和62年(1987)1月17日

H 01 L 21/56

R - 6835 - 5F

審査請求 未請求 発明の数 1 (全2頁)

❷発明の名称

の出 既 人

半導体装置の製造方法

到特 取 昭60-148864

会出 既 昭60(1985)7月5日

山形市北町4丁目12番12号 山形日本電気株式会社内

山形日本電気株式会社 山形市北町 4 丁目12番12号

常即

四代 理 人 弁理士 内 原

99 AB 4

### 2 特許預求の疑問

パターンニングされた記録を有するブリント記録書板に牛導体ナップを搭取し、放牛導体ナップ の電板と質配配像との結論を行い、仮題倒止後とれを切断分離することを特徴とする牛導体装置の 製造方法。

### 3 発明の許諾な収明

( 玄族上の利用分計 )

本発明は、半導体製度の卸益方法に関し、特に 小型トランジスタ。ダイオード、小型ICのチャ ブ部品を信息度率くかつ安価に提供するものでも る。

### (女朱の技術)

. • ••

女法、との我の牛選休チェブ祝品は、パンテン

グされたリードフレームド半速はベレットを探数・ 結盤を行ったのち、リード形状の加工を行いナッ ブ形状ドするものや、セラミック記品に半導体ベ レットを搭載・結解し樹脂到止するものがある。 (お無以解析)ようとする制製点)

# (発明が解決しようとする問題点)

交乗の製法に基づくものは、和本の外では対止 狭にリード加工を行うために計価性等の配で劣化 が見られるが、形状寸法のパラッキが大をいとい う欠点があり、実展工程でのトラブルの景図となっている。

又、被害の我では、材料が蒸価である事の外に 材料高量の寸圧パランキ。剣止寸圧パランキが大 をいという欠点があり、十はり実装工程でのトラ ブルの景因となっている。

### (問題点を無失するための手数)

本発明は、あらかじや菓子教法に合致したパターシェンダを施したプリント配謝事をに牛海はベレットを搭取し、必要な内部結果を行い、その状果子面を教師で創止し、しかる状例止例プリント配謝事をも切断分離し、個々の牛海は菓子に分類

するものである。との時、女子の女気無対の原足 ヤマーキング本の工程に切断・分割の即せいずれ でもよく、女子は近やプロセスの意味化により最 もやりやすい工程で行えばよい。

#### (実施例)

次に、本発明について図面を参照して取的する。 第1回は完成した製量の製面及び新面を表わしている。第2回以は本製量の製立に用いるブリント配割番組の製新面図、何回向はとのブリント配配業をの平面部分図である。以業器面に従い単立工程を設明する。

プリント配題基板1ド年頃体ペレット3をソルダー2で取りつけ国足し、ポンディングワイヤー4で超越する。との様子を第3関に示す。次に、電子面を樹脂5で対止する。対止は全面でも部分的に行ってもよい。第4回にこれを示す。最後に電子を切断分離し完成品となる。との様子を第5回に示す。切断はスルーホールの中央部を正確に行う事により、裏面の実銀用コンダクトとの迷路を扱うことなく分離出来る。

1 ……ブリント配知芸板、2 ……マウントソルダー、3 ……牛選体ペレット、4 ……ポンディングワイヤー、5 ……剣止衛狂。

代單人 并理士 内 版 音

### (夕明の効を)

以上即轉した様に、本質明によれば加工作用が なく品質のよい、小型リードレステップニュリア ま子が待られる。外形は従来のリード加工による ナップキャリアに比較し30~50多小型化する事ができ、今後の小型化芝向にも十分知応できる。 ま子は小型のダイオードキトランジスタから、大 形のして1ま子まで広く適用比較、その効果に向 り知れない。

#### 4. 四面の低年な奴勢

第1回は本発明の一実施外による半導体征制の 部分断面を示した質面図である。

第2回Wシよび第2回向はそれぞれブリント記録を4の断面シよび平面色である。

鉄3四はブリント配製基板に半端はペレットを 接収し外配路子と結組した様子を表わしている製 面面である。

第4回は半導体象子配を促送用制能で対止した 様子を表わず断面図である。

